<div dir="ltr"><div>Hi David, </div><div> </div><div>I tested on 2011UiAS-2HnD and 2011UAS-2HnD, and for me, this works better with pll_1000 set to <span lang="EN-CA">0x6f000000.  But I have to make more testing. </span></div><div><span lang="EN-CA"></span> </div><div><span lang="EN-CA">I will conitnue testing...</span></div><div><span lang="EN-CA"></span> </div><div><span lang="EN-CA">Thanks</span></div><div><span lang="EN-CA"></span> </div><div><span lang="EN-CA"></span> </div><p> </p></div><div class="gmail_extra"><br><div class="gmail_quote">On Tue, Dec 23, 2014 at 1:57 PM, David Hutchison <span dir="ltr"><<a href="mailto:dhutchison@bluemesh.net" target="_blank">dhutchison@bluemesh.net</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hello,<br>
<br>
Can you try: ath79_eth0_pll_data.pll_1000 = 0x6f0000000;<br>
<br>
This is the value I originally found on the 951G, I tried to toggle as<br>
many bits as possible and narrow down from there. John Crispin found<br>
some documentation and we narrowed it down to 0x3e000000 for the 951G.<br>
He is actually working on a patch that will grab the correct<br>
ath79_eth0_pll_data.pll_1000 value from the bootloader. That way this<br>
becomes dynamic. I do not know the progress he has made on it.<br>
<br>
<a href="http://comments.gmane.org/gmane.comp.embedded.openwrt.devel/28589" target="_blank">http://comments.gmane.org/gmane.comp.embedded.openwrt.devel/28589</a><br>
<br>
Here is our original thread, where John posted the relevant datasheet.<br>
You can take the same approach we did, and narrow down to find your<br>
correct bits.<br>
<br>
It may also be easier to wait for his patch where he will dynamically set it.<br>
<br>
Hope this helps,<br>
<br>
-- Davey<br>
<div><div class="h5"><br>
On Tue, Dec 23, 2014 at 11:23 AM, Matt Lee <<a href="mailto:mattlee2nix@gmail.com">mattlee2nix@gmail.com</a>> wrote:<br>
> Hi Chris,<br>
><br>
>>This patch is the same as the Routerboard 951G fix, I've built this<br>
>>and tested it on my rb-2011uias-2hnd.  However we should check that it<br>
>>also works on other/older RB2011 routers which did work OK with the<br>
>>unpatched code.<br>
>><br>
>>diff --git a/target/linux/ar71xx/files/arch/mips/ath79/mach-rb2011.c<br>
>>b/target/linux/ar71xx/files/arch/mips/ath79/mach-rb2011.c<br>
>>index b73fae6..951ab94 100644<br>
>>--- a/target/linux/ar71xx/files/arch/mips/ath79/mach-rb2011.c<br>
>>+++ b/target/linux/ar71xx/files/arch/mips/ath79/mach-rb2011.c<br>
>>@@ -270,6 +270,7 @@ static int __init rb2011_setup(u32 flags)<br>
>>        rb2011_nand_init();<br>
>><br>
>>        ath79_setup_ar934x_eth_cfg(AR934X_ETH_CFG_RGMII_GMAC0 |<br>
>>+                                   AR934X_ETH_CFG_RXD_DELAY |<br>
>>                                   AR934X_ETH_CFG_SW_ONLY_MODE);<br>
>><br>
>>        ath79_register_mdio(1, 0x0);<br>
>>@@ -283,7 +284,7 @@ static int __init rb2011_setup(u32 flags)<br>
>>        ath79_eth0_data.phy_if_mode = PHY_INTERFACE_MODE_RGMII;<br>
>>        ath79_eth0_data.phy_mask = BIT(0);<br>
>>        ath79_eth0_data.mii_bus_dev = &ath79_mdio0_device.dev;<br>
>>-       ath79_eth0_pll_data.pll_1000 = 0x06000000;<br>
>>+       ath79_eth0_pll_data.pll_1000 = 0x3e000000;<br>
>><br>
>>        ath79_register_eth(0);<br>
>><br>
>>--<br>
>>Chris Green<br>
> This patch is not working correctly for me on the 2011UiAS-2HnD.  Many<br>
> packets are dropped, and I can see many FCS Errors and RxBadByte.<br>
><br>
> root@OpenWrt:/# swconfig dev ag71xx-mdio.0 port 0 show<br>
> Port 0:<br>
>         mib: Port 0 MIB counters<br>
> RxBroad     : 8<br>
> RxPause     : 0<br>
> RxMulti     : 15<br>
> RxFcsErr    : 800<br>
> RxAlignErr  : 0<br>
> RxRunt      : 0<br>
> RxFragment  : 0<br>
> Rx64Byte    : 7<br>
> Rx128Byte   : 17323<br>
> Rx256Byte   : 6<br>
> Rx512Byte   : 9<br>
> Rx1024Byte  : 0<br>
> Rx1518Byte  : 0<br>
> RxMaxByte   : 0<br>
> RxTooLong   : 0<br>
> RxGoodByte  : 1145334<br>
> RxBadByte   : 65266<br>
> RxOverFlow  : 0<br>
> Filtered    : 11<br>
> TxBroad     : 244<br>
> TxPause     : 0<br>
> TxMulti     : 170<br>
> TxUnderRun  : 0<br>
> Tx64Byte    : 21<br>
> Tx128Byte   : 360<br>
> Tx256Byte   : 20<br>
> Tx512Byte   : 44<br>
> Tx1024Byte  : 14459<br>
> Tx1518Byte  : 3<br>
> TxMaxByte   : 5683<br>
> TxOverSize  : 0<br>
> TxByte      : 16836688<br>
> TxCollision : 0<br>
> TxAbortCol  : 0<br>
> TxMultiCol  : 0<br>
> TxSingleCol : 0<br>
> TxExcDefer  : 0<br>
> TxDefer     : 0<br>
> TxLateCol   : 0<br>
>         pvid: 0<br>
>         link: port:0 link:up speed:1000baseT full-duplex txflow rxflow<br>
><br>
> How can we determine the right value for the  ath79_eth0_pll_data.pll_1000 ?<br>
><br>
> -matt<br>
><br>
><br>
</div></div>> _______________________________________________<br>
> openwrt-devel mailing list<br>
> <a href="mailto:openwrt-devel@lists.openwrt.org">openwrt-devel@lists.openwrt.org</a><br>
> <a href="https://lists.openwrt.org/cgi-bin/mailman/listinfo/openwrt-devel" target="_blank">https://lists.openwrt.org/cgi-bin/mailman/listinfo/openwrt-devel</a><br>
><br>
</blockquote></div><br></div>