Hi<br><br><div class="gmail_quote">On Thu, May 24, 2012 at 7:17 PM, Sascha Hauer <span dir="ltr"><<a href="mailto:s.hauer@pengutronix.de" target="_blank">s.hauer@pengutronix.de</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">

<div class="im">On Thu, May 24, 2012 at 03:18:13PM +0200, Roberto Nibali wrote:<br>
> Hi Eric<br>
><br>
> On Thu, May 24, 2012 at 2:58 PM, Eric Bénard <<a href="mailto:eric@eukrea.com">eric@eukrea.com</a>> wrote:<br>
><br>
><br>
><br>
</div><div class="im">> I support WEIM configuration is done in the low level part, isn't it?<br>
<br>
</div>You don't need to do it in lowlevel init, just before registering the<br>
cfi device is enough. Usually it's good habit to do only the absolutely<br>
necessary things in lowlevel init. Doing things later increases the<br>
chance that you get useful debug output when something goes wrong<br>
<div class="HOEnZb"><div class="h5"><br></div></div></blockquote><div>I read the different board initialization routines over and over again, but can't find a common pattern. From what I see the lowlevel_init (which has been converted nicely into a C file), only AIPS, MAX, MPLL core clock, all clocks, SDRAM are initialized, but I have seen AIPS and MAX setups in core_init functions (eukrea_cpuimx35.c), as well as clock setups in console_init and other places. So, what's the bare minimum in lowlevel to set up? SDRAM/MDDR? What's the order of things? </div>

<div><br></div><div>I am merely asking because I have come a long way trying to debug an issue with weird I/O and clock behaviour on the ESDHC and other parts of my mx25 device.</div><div><br></div><div>Thanks and best regards</div>

<div>Roberto</div></div>